近日，台积电在技术研讨会上展示了 N3 节点阵容的更多信息，其中 SRAM 密度和 N5 工艺节点基本相同，仅提升了 5%。这意味着 SRAM 密度明显要慢于芯片逻辑密度，对未来更先进的芯片工艺进展带来更大的挑战。
SRAM 是处理器晶体管等成本的大头，在没有明显密度改善的情况下，N3B 工艺的制造成本可能会进一步增加。
虽然台积电最初声称 N3B SRAM 密度比 N5 工艺高 20%，但最新信息显示，SRAM 密度仅提升了 5%。
SRAM 缩放的消亡带走了提高性能的一个重要杠杆，并将增加架构在提高功率和性能特征方面的重要性。
近年来，芯片设计人员严重依赖 SRAM 来提高性能。SRAM 缩放的消亡带走了提高性能的一个重要杠杆，并将增加架构在提高功率和性能特征方面的重要性。
在 IEDM 期间，台积电透露 N3B 的 CGP 为 45nm，是迄今为止透露的最密集的。这领先于 Intel 4 的 50nm CGP、三星 4LPP 的 54nm CGP 和台积电 N5 的 51nm CGP。
当采用最先进的工艺技术实现芯片的成本变得更高时，转向 3nm 或留在 N5 系列的决定变得更加棘手。出于这个原因，许多公司将在未来很长一段时间内坚持使用 N5 级工艺节点。
尽管台积电在 N3 工艺节点的逻辑密度上取得了一些进展，但与此同时，SRAM 密度的改进却相对较小。这为芯片制造带来了一定的困扰，台积电需要在未来的研发中解决这一问题，以确保其在先进芯片工艺领域的竞争力。
